将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素

  本系列文章从数字芯片设计项目首席技术官的方面出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP 核相关因素，用八个重要主题详细分享了利用ASIC IP来在FPGA上开发原型验证系统模块设计时需要考量的因素。在上篇文章中，我们分享了第五到第六主题，介绍了我们如何确保在FPGA上实现所需的性能和在时钟方面必须加以考量的因素有哪些。本篇

  将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！

  本系列文章从数字芯片设计项目首席技术官的方面出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素，用八个重要主题详细分享了利用ASIC IP来在FPGA上开发原型验证系统模块设计时需要考量的因素。在上篇文章中，我们分享了第二到第四主题，介绍了使用FPGA进行原型设计时需要立即想到哪些基本概念、在将专为ASIC技术而设计的I

  将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!

  本系列文章从数字芯片设计项目首席技术官的方面出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素，用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统模块设计时需要考量的因素。在上篇文章中，我们介绍了将ASIC IP移植到FPGA原型平台上的必要性，并对原型设计中各种考量因素进行了总体概述，分析开发A

  英伟达（NVIDIA）恐受到法国反垄断监管机关的指控，「非英伟达阵营」同唱凯歌，UALink（Ultra Accelerator Link）联盟及UXL基金会两大阵营反扑，将大幅度的提高专用ASIC开发力度，相关硅智财可望获得多方采用。法人指出，台厂受惠晶圆代工领导地位，ASIC、IP布局完整，抢搭非辉联盟崛起列车。 半导体业者表示，ASIC大厂创意、智原、巨有科技，硅智财M31、力旺，及神盾集团积极布局该领域。神盾年初以约当47亿元价值并购新创IP公司干瞻，旗下安国、芯鼎也同步抢进ASIC市场。GPU在AI

  半导体制程进入2奈米，撷发科技董事长杨健盟指出，IC设计难度陡增，未来硅智财、ASIC角色将更加吃重，协助IC设计以SoC方式因应AI新世代。杨健盟分析，过往IDM分拆晶圆代工之典范，将在IC设计上发生，AI时代IC设计大者恒大趋势成形。 撷发科技已获国际芯片大厂AI芯片外包订单，杨健盟认为，现在芯片晶体管动辄百亿个，考验IC设计业者研发量能。大量采用基础、接口IP使研发能力更能专注前段设计，海外大厂甚至将后段交由ASIC业者，未来倚重IP、ASIC趋势只会越来越明显。中国台湾半导体产业链在逻辑先进制程、先

  ASIC厂商创意公布4月合并营收16.93亿元、写近期低点。ASIC族群乏力，世芯-KY法说后亦遭逢市场卖压调节，法人认为，主要是产品进入世代迁移、营运预期相对保守；创意则可能是项目营收递延认列，据公司指引，第二季季增介于15～20％，可观察接续两个月情况。目前ASIC仍为寡占市场，后进者来势汹汹，竞争同业也积极争取CSP项目，短期仍有市场纷扰。创意4月合并营收月减22.75％，年减15.93％；累计前四月合并营收73.83亿元，年减13.57％。公司预估，本季度NRE（委托设计）、Turnkey（量产）

  近日，星云智联自主研发的DPU芯片M18120回片后，十分钟内成功点亮，十八小时完成通流验证，成功实现了芯片设计目标！这一优异的成绩得益于星云智联规范的IPD产品流程、严格的质量控制、高效的项目管理，以及全体星云人的不懈努力。M18120是星云智联推出的首款DPU ASIC芯片，集成了公司自主研发的网络、存储、安全、RDMA、可编程转发等核心技术，最大吞吐性能达到200Gbps，能够很好的满足公有云、混合云、私有云、NVMe存储、网络安全和工业控制等各种应用场景的需求。在AI大模型时代，DPU作为智算网络发展的

  串行数据通信、电源管理和电源转换技术的进步使得捕获、观察和分析更复杂的信号细节对于准确的测量和高效的故障排除至关重要。全新4系列B MSO混合信号示波器通过其12位ADC采集系统实现了更高的分辨率，从而满足了这一需求。全新4系列B MSO配备新一代示波器ASIC，盘点优势主要在于四个方面Ÿ 更高性能ADC（12位）Ÿ 高清晰度波形显示Ÿ 改进的低噪声、高增益模拟前端Ÿ 消除固有噪声的硬件滤波器1) 高性能12位ADC4系列B MSO示波器配备了新

  人工智能、机器学习等应用带动，ASIC（特殊应用芯片）成为下一个阶段半导体成长动能。虽然目前CSP业者仍以GPU为首选，然各家大厂相继推出自家ASIC，因应训练需求，并导入推论应用。台积电将是AI浪潮中最受惠企业，同时带领中国台湾股市中的IP大联盟共啖大饼，创意、世芯-KY、力旺已挤进千金（股价破千）行列，M31近日站上900元大关，有望接棒续强，扮演画龙点睛之效。英伟达GPU通用性高，除高算力芯片之外，也提供完整生态系之护城河，如CUDA内含一系列程序设计工具、链接库及框架。然GPU售价高昂，且未提供客

  近期，清华大学集成电路学院团队研制出全球首颗全系统集成的、支持高效片上学习的忆阻器存算一体芯片。据清华大学官微消息，近期，清华大学集成电路学院教授吴华强、副教授高滨团队基于存算一体计算范式，研制出全球首颗全系统集成的、支持高效片上学习的忆阻器存算一体芯片，在支持片上学习的忆阻器存算一体芯片领域取得重大突破，有望促进人工智能、无人驾驶可穿戴设备等领域发展。相关成果发表于最新一期的《科学》（Science）。相同任务下，该芯片实现片上学习的能耗仅为先进工艺下专用集成电路（ASIC）系统的1/35，同时有望实现

  英特尔技术长Greg Lavender揭示，英特尔正在开发一款ASIC（客制化应用芯片）加速器，用于降低全同态加密（Fully Homomorphic Encryption,FHE）相关的效能负担。显示ASIC重要性不言可喻，三家ASIC厂创意、智原、世芯-KY，虽专精方向不一，但在AI世代中同样受国际大厂倚赖。法人指出，美国超大规模云端服务商（hyperscale）愈来愈积极投入客制化AI芯片。其中，世芯就有参与特斯拉Dojo 1部分设计，创意则帮助微软Athena自研芯片；智原IP与ASIC设计服务客

  噪声是混合信号 ASIC 中的一个普遍的问题，会降低性能并危及产品的完成度。本应用笔记提供了添加外部电路的提示和技巧，使许多 ASIC 可用于原型设计或作为终产品进行交付。讨论了通过校正模拟电路中的噪声、做调整、校准增益和偏移以及清洁电源来优化 ASIC 的方法。其回报是更快的上市时间，还可以防止额外的 ASIC 制造旋转。噪声是混合信号 ASIC 中的一个普遍的问题，会降低性能并危及产品的完成度。本应用笔记提供了添加外部电路的提示和技巧，使许多 ASIC 可用于原型设计或作为终产品进行交付。讨论了通过校

  AMD 推出首款 5nm 基于 ASIC 的媒体加速器卡，开启大规模交互式流媒体服务新时代

  2023 年 4 月 6 日，加利福尼亚州圣克拉拉 — AMD （超威，纳斯达克股票代码：AMD）今日宣布推出 AMD Alveo™ MA35D 媒体加速器，该卡具备两个 5 纳米基于 ASIC 的、支持 AV1 压缩标准的视频处理单元（ VPU ），专为推动大规模直播互动流媒体服务新时代而打造。随着全球视频市场超 70% 的份额由直播内容主导1，一类新型的低时延、大容量交互式流媒体应用正在涌现，例如连线观赏、直播购物、在线拍卖和社交流媒体。 AMD Alveo MA35D 媒体加速器Alveo

  安提国际（Aetina）推出由Blaize提供支持的基于ASIC的全新边缘AI系统

  加利福尼亚州埃尔多拉多山，2022年12月9日-为AI和IoT提供嵌入式计算硬件和软件的边缘AI解决方案提供商-安提国际（Aetina）推出了一种基于ASIC的全新边缘AI系统。该系统由可编程Blaize®Pathfinder P1600嵌入式系统模块（SoM）提供支持。Aetina AI推理系统-AIE-CP1A-A1是一款小型嵌入式计算机，专为不同的计算机视觉应用而设计，包括物体检测、人体运动检测和自动检验测试。AIE-CP1A-A1采用小尺寸Blaize®Pathfinder P1600嵌入

  ASIC(Application Specific Integrated Circuit)是专用集成电路。 目前，在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。 ASIC分 [查看详细]

  释说芯语27：你可能学了假的数字集成电路：从FPGA和ASIC设计的差别开说

  由于具备大规模生产能力、低成本工具和越来越低的掩膜价格，当前的专用 ASIC 设计极具成本优势